(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-325500

(43)公開日 平成6年(1994)11月25日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G11B 20/14

351 A 7736-5D

3 2 1 A 7736-5D

審査請求 未請求 請求項の数3 FD (全 9 頁)

(21)出願番号

特願平5-135114

(71)出願人 000001007

キヤノン株式会社

平成5年(1993)5月14日 (22)出願日

東京都大田区下丸子3丁目30番2号

(72)発明者 平松 誠

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74)代理人 弁理士 山下 穣平

(54) 【発明の名称】 情報再生装置

(57)【要約】

【目的】 高速のA/Dコンバータを要することなく再 生クロックと抽出できるようにし、再生信号の波形等化 特性をデジタル信号処理によって簡単に変えられるよう にする。

【構成】 再生信号をサンプリングして得られたデジタ ルデータがスライスレベルに対して所定の範囲内にある ことを検出して再生信号のスライスレベルに対するエッ ジを検出するためのエッジ検出手段と、このエッジ検出 手段で検出されたエッジ位置でのデジタルデータと前記 スライスレベルの差を検出するためのレベル差検出手段 と、このレベル差検出手段で検出されるレベル差に応じ てクロック信号の発振周波数が制御される電圧制御発振 手段とを備え、この電圧制御発振手段で得られたクロッ ク信号によって前記再生信号をサンプリングすると共 に、前記クロック信号をもとに前記再生データを検出す るための再生用クロックを作成する。



【特許請求の範囲】

情報記録媒体から読み出された再生信号 【請求項1】 をデジタル化して信号処理を行い再生データを検出する 情報再生装置であって、前記再生信号をサンプリングし て得られたデジタルデータがスライスレベルに対して所 定の範囲内にあることを検出して再生信号のスライスレ ベルに対するエッジを検出するためのエッジ検出手段 と、このエッジ検出手段で検出されたエッジの位置での デジタルデータと前記スライスレベルの差を検出するた めのレベル差検出手段と、このレベル差検出手段で検出 されるレベル差に応じてクロック信号の発振周波数が制 御される電圧制御発振手段とを備え、この電圧制御発振 手段で得られたクロック信号によって前記再生信号をサ ンプリングすると共に、前記クロック信号をもとに前記 再生データを検出するための再生用クロックを作成する ことを特徴とする情報再生装置。

【請求項2】 前記再生用クロックは、前記クロック信号を分周して、あるいはクロック信号をそのままで再生用クロックとして作成されることを特徴とする請求項1の情報再生装置。

【請求項3】 前記サンプリング用として作成されるクロック信号の周波数は、再生データの持っているデータクロックの2倍以下であることを特徴とする請求項1の情報再生装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、情報記録媒体に記録された情報を再生する情報再生装置に関するものである。 【0002】

【従来の技術】従来、情報記録再生装置においては、情報を再生する場合、記録媒体から読み出された再生信号はアナログで波形等化され、その後2値化される。そして、2値化後にPLLをかけて再生クロックが抽出され、得られた再生クロックを用いて再生データが検出される。図6はこうしたデータ再生装置の一例を示したブロック図、図7は図6の各部の信号を示した信号波形図である。以下、図6、図7に基づいて従来のデータ再生装置を説明する。図中の101は光ディスクなどの情報記録媒体から読み出された再生信号であり、前述のように波形等化回路102で波形等化された後、2値化回路103で所定のスライスレベルで2値化される。図7

(a) はその記録媒体から読み出された再生信号を示しており、これを波形等化後に所定のスライスレベルで2値化すると、図7(b)に示すような2値化信号が生成される。

【0003】2値化信号はPLL回路108へ入力され、ここで2値化信号と位相を比較することで、図7(c)に示すような再生クロック109が抽出される。また、データ検出回路104では2値化信号を再生クロックで検知することによって再生データ105が生成さ

れる。なお、PLL回路108は図示しない主制御回路から送られるコントロール信号によって、再生信号が入力される前は再生クロックは基準クロックにロックするように制御される。図8はPLL回路108の具体的構成を示したブロック図で、110はコントロール信号107によって制御される切換スイッチである。再生信号101が入力されていない状態、即ち装置の動作モードが再生モードではない場合は、切換スイッチ110はコントロール信号107によってり側に接続され、PLL回路108の位相比較器111に基準クロック106を入力することで、再生クロック109は基準クロック106にロックされる。そして、動作モードが再生モードになると、コントロール信号107により切換スイッチ110はa側に接続され、位相比較器111に2値化信号が入力される。

【0004】位相比較器111では、図7(c)の再生クロック109と2値化信号の位相が比較され、図7(d)に示すように2つの信号の位相差を示す位相比較信号が生成される。得られた位相比較信号はチャージポンプ回路112へ出力され、図7(e)に示すように位相差に比例した電圧値の信号に変換される。チャージポンプ回路112の出力信号は更にVCO(Voltage Controll Oscilater)113へ出力され、ここでチャージポンプ出力の電圧に比例して周波数を変えることによって、再生クロック109が抽出される。こうしてPLL回路108では再生クロック109が生成され、データ検出回路104では前述のように再生クロック109を用いて再生データが生成される。

[0005]

【発明が解決しようとしている課題】従来の情報記録再 生装置では、情報記録媒体が交換されたり、情報の転送 レートが変更されたりした場合、再生信号の品位や周波 数特性が変わるために、波形等化回路の特性も変更しな ければならない。しかし、上記従来のデータ再生装置で はアナログ的に再生信号を波形等化するために、波形等 化の特性を変更するには回路構成が複雑化し、装置のコ ストアップを招くという問題があった。そこでこの問題 の解決法として、例えば再生信号をA/D変換してデジ タル信号処理で再生データや再生クロックを検出すると いう方法が考えられてはいるが、従来のような再生クロ ックの抽出方法ではデジタル的に位相を比較しようとし た場合、データクロックの10倍以上のサンプリングク ロックが必要であるために、高速のA/Dコンバータが 必要となり、かえってコストアップを招くという問題が あった。

【0006】本発明は、このような問題点を解消するためになされたもので、高速のA/Dコンバータを要することなく再生クロックを抽出できるようにし、これによって再生信号の波形等化特性をデジタル信号処理によって簡単に変えられるようにした情報再生装置を提供する

ことを目的としたものである。

[0007]

【課題を解決するための手段】本発明の目的は、情報記 録媒体から読み出された再生信号をデジタル化して信号 処理を行い再生データを検出する情報再生装置であっ て、前記再生信号をサンプリングして得られたデジタル データがスライスレベルに対して所定の範囲内にあるこ とを検出して再生信号のスライスレベルに対するエッジ を検出するためのエッジ検出手段と、このエッジ検出手 段で検出されたエッジの位置でのデジタルデータと前記 スライスレベルの差を検出するためのレベル差検出手段 と、このレベル差検出手段で検出されるレベル差に応じ てクロック信号の発振周波数が制御される電圧制御発振 手段とを備え、この電圧制御発振手段で得られたクロッ ク信号によって前記再生信号をサンプリングすると共 に、前記クロック信号をもとに前記再生データを検出す るための再生用クロックを作成することを特徴とする情 報再生装置によって達成される。

[8000]

【実施例】以下、本発明の実施例について図面を参照し て詳細に説明する。図 1 は本発明の情報再生装置の一実 施例を示したブロック図である。図1において、2は情 報記録媒体から読み出された再生信号 1 を所定のサンプ リングポイントでサンプリングしてデジタル信号に変換 するためのA/D変換器である。再生信号1は図示しな い光ディスクなどの情報記録媒体から光学的に再生され た信号であり、A/D変換器2でCPU11から指示さ れた基準電圧に基づいてアナログ信号からデジタルのデ **一タ信号列に変換される。3はデジタルフィルタから構** 成された波形等化回路、4は波形等化回路3のデータと CPU11から与えられたスライスレベルを比較して再 生データ5を検出するためのデータ検出回路である。C PU11は装置全体を制御するもので、前述のようにA /D変換器2に基準電圧、波形等化回路3にフィルタ係 数、データ検出回路4にスライスレベルが出力され、こ れによってAGC(Auto Gain Controll)特性、波形等化 特性、データ検出特性がそれぞれ制御される。8はサン プリングクロックを抽出するためのPLL回路、9はP LL回路8のサンプリングクロックを分周して再生クロ ック10を生成するための分周器である。 PLL回路8 には図示しない主制御回路から基準クロック6、コント ロール信号7が送られる。

【0009】図2はPLL回路8の具体的な構成を示したブロック図である。図2において12は位相比較機能を有するレベル検出回路であり、サンプリングされた再生信号のデータのスライスレベルに対するエッジを検出すると共に、再生信号のサンプリングクロックに対する位相差を検出するものである。13はレベル検出回路12の出力をアナログ信号に変換するためのD/A変換器、16はコントロール信号7によって制御される切換

スイッチである。また、14は位相比較器、15はチャ ージポンプ回路、17はVCO(電圧制御発振器)であ り、これらはいずれも図8に示したものと同じである。 【0010】次に、上記実施例の動作を図3のタイムチ ャートに基づいて説明する。まず、再生信号が入力され ていない状態、即ち装置の動作モードが再生モードでは ない場合は、切換スイッチ16はコントロール信号7に よってb側に接続される。従って、このときは位相比較 器14に基準クロック6が入力され、従来と同様に再生 クロックは基準クロック6にロックされる。一方、装置 の動作モードが再生モードになると、コントロール信号 7により切換スイッチ16はa側に切り換えられる。 こ れにより、図3 (a) に示すように波形等化回路3で波 形等化された再生信号が黒丸で示すサンプリングポイン トでサンプリングされ、デジタルデータ列としてレベル 検出回路12に取り込まれる。再生信号は図3(b)の サンプリングクロックによってサンプリングされる。

【0011】レベル検出回路12では、図3(a)に示すように再生信号のスライスレベルに対して所定の電圧範囲V1~V2が決められており、この電圧範囲に再生信号があったときに再生信号のスライスレベルに対するエッジが検出される。また、レベル検出回路12では検出したエッジ位置において再生信号データとスライスレベルの差が検出され、得られた信号が図3(c)に示すようにレベル差検出信号としてD/A変換器13へ出力される。D/A変換器13ではレベル検出回路12の出力がアナログ信号に変換され、図3(d)に示すようにレベル差に応じたアナログ信号として切換スイッチ16を介してVCO17に出力される。

【0012】この場合、図3(c)のレベル差検出回路 12の出力信号の前後のサンプリングクロックから再生 信号のスライスレベルに対するエッジが立ち上がりエッ ジであるのか立ち下がりエッジであるのか、即ち再生信 号の位相がサンプリングクロックに対して進んでいるの か遅れているのかがが判断され、その結果に応じて D \angle A変換器13の出力が反転される。つまり、D/A変換 器13の出力はアナログ回路の位相比較器の位相比較信 号と同様に再生信号とクロック信号の位相差に応じた信 号としてVCO17へ出力される。VCO17では入力 されたレベル差信号に応じて発振周波数を制御し、再生 信号をサンプリングするためのサンプリングクロックと して出力される。また、このサンプリングクロックは分 周器9で2倍に分周され、図3 (e) に示すように再生 クロックが生成される。得られた再生クロックはデータ 検出回路4に出力され、データ検出回路4では再生クロ ックを用いて再生データ5が検出される。

【0013】本実施例では、サンプリングされた再生信号のデジタルデータがスライスレベルに対して予め決められた所定の電圧範囲内にあるときに再生信号のスライスレベルに対するエッジを検出すると共に、このエッジ

位置におけるデジタルデータとスライスレベルのレベル 差を検出し、このレベル差に応じてVCOの周波数を制 御してサンプリングクロックの周波数を制御したことに より、デジタル的に再生信号をサンプリングクロックの 位相差を比較してアナログ回路のPLL回路と全く同等 のデジタル信号処理によるPLL機能を持たせることが できる。従って情報再生の信号処理をデジタル化した場 合に、データクロックの10倍以上のサンプリングクロ ックを要することなく、再生クロックを抽出することが でき、高速のA/Dコンバータなしで情報再生をデジタ ル化することができる。特に、波形等化回路をデジタル 回路で構成して情報記録媒体の交換や情報の転送レート の変更などに応じて波形等化特性を変更する場合、前述 のように高速のA/Dコンバータが不要であるために、 コスト高になることなくデジタル化が可能となる。ま た、このデジタル化によって波形等化回路の特性を変更 する場合に、アナログ回路に比べて回路構成を大幅に簡 単化することができる。更に、本実施例ではデータクロ ックのわずか2倍の周波数のクロック信号でデータをサ ンプリングすることができる。

【0014】図4は本発明の情報再生装置の他の実施例を示したブロック図である。図4では図1の実施例と同一部分は同一符号を付して説明を省くことにする。なお、この実施例では記録符号としてNRZI変換を採用するものとする。NRZI変換の場合、エッジの位置に記録データの"1"が対応しているのでその位置を検出すればよく、従ってここでも図1、図2の実施例と同様にレベル検出回路12によって再生信号のスライスレベルに対するエッジの位置が検出される。但し、本実施例ではサンプリングクロックとデータからの再生クロックが一致することになるので、更にサンプリングクロックの周波数を低くすることができる。

【0015】図5 (a) は波形等化回路3の再生信号、 図5 (b) はサンプリングクロックであり、再生信号は サンプリングクロックでサンプリングされ、デジタルデ ータとしてPLL回路8のレベル検出回路12に取り込 まれる。レベル検出回路12では図1の実施例と同様に 再生信号が予め決められた電圧範囲V1 ~V2 の間にあ るときに再生信号のスライスレベルに対するエッジが検 出される。また、レベル検出回路12ではそのエッジ位 置での再生信号のレベルとスライスレベルのレベル差が 検出され、図5 (c)に示すようにレベル差検出信号と してD/A変換器13へ出力される。D/A変換器13 では図5(d)に示すようにレベル差検出信号がアナロ グ信号に変換され、また図1の実施例と同様にD/A変 換器13の出力は再生信号のサンプリングクロックに対 する位相の進み、遅れに応じて反転される。VCO17 ではD/A変換器13の出力に応じてクロック信号の周 波数が制御され、再生信号をサンプリングするためのサ

ンプリングクロックとして出力される。なお、ここではサンプリングクロックと再生クロックが一致しているため、分周する必要はなく、VCO17のサンプリングクロックがそのまま再生クロックとしてデータ検出回路4へ出力される。このように本実施例においても、図1の実施例と全く同様にデジタル信号処理によってPLLをかけることが可能となり、高速のD/Aコンバータを要することなく再生クロックを抽出することができる。

[0016]

【発明の効果】以上説明したように本発明は、デジタル的に再生信号とサンプリングクロックの位相を比較してPLL回路の機能を持たせることが可能となり、これによって従来のようにデータクロックの10倍以上のクロックを要することなく再生クロックを抽出することができる。従って、情報再生の信号処理をデジタル化した場合に、高速のA/Dコンバータを要することがなく、波形等化回路をデジタル回路で構成した際にアナログ回路に比べて簡単な構成で、かつコスト高になることなく波形等化特性を変えられるという効果がある。

【図面の簡単な説明】

【図1】本発明の情報再生装置の一実施例を示したブロック図である。

【図2】図1のPLL回路の具体的な構成を示したブロック図である。

【図3】図1の実施例の動作を示したタイムチャートである。

【図4】本発明の他の実施例を示したブロック図であ る.

【図5】図4の実施例の動作を示したタイムチャートで ある.


【図6】従来例の情報再生装置を示したブロック図であ ス

【図7】図6の装置の動作を示したタイムチャートであ る。


【図8】図6のPLL回路を詳細に示したブロック図である。

【符号の説明】


- 2 A/D変換器
- 3 波形等化回路
- 4 データ検出回路
- 8 PLL回路
- 9 分周器
- 11 CPU
- 12 レベル検出回路
- 13 D/A変換器
- 14 位相比較器
- 15 チャージポンプ回路
- 16 切換スイッチ
- 17 VCO(電圧制御発振器)























[図6]









【図8】

